KAIST解决三维存储难题，提高AI半导体性能并降低功耗
KAIST研究团队开发了一种新型存储器件技术，能够提高AI半导体的性能并降低功耗。该技术解决了三维结构中长期存在的缺陷问题。 KAIST于20日宣布，电气与电子工程系的权志敏教授研究团队与UNIST、延世大学等国内研究人员共同开发了一种新型多层绝缘膜结构，能够减少氧化物垂直通道晶体管（VCT）的缺陷，并显著提高其性能和稳定性。 在过去几十年中，DRAM技术不断缩小器件尺寸，以便在相同面积内存储更多数据并降低功耗。然而，随着半导体在平面上不断缩小，物理极限逐渐逼近，三维结构的集成度受到关注。 VCT是一种将电流通道设置为垂直方向的器件，能够在有限的面积内布置更多的器件，有利于实现高集成度存储。使用氧化物半导体作为通道材料，可以大幅减少电流泄漏现象。 问题在于氧化物半导体内部存在的“氧空位”现象。当这些空位增多时，半导体的电气特性会发生变化，导致器件难以稳定工作。盲目增加氧气供应会导致氧气迁移至金属电极，造成电极氧化，从而降低性能，因此需要精确控制氧气的迁移。 研究团队为了解决这一问题，开发了一种由氮化硅·二氧化硅·氮化硅（SiN·SiO₂·SiN）组成的新型多层绝缘膜。该绝缘膜不仅用于电气隔离，还作为“氧气隧道”调节氧气的迁移，允许氧气向氧化物半导体方向移动，同时抑制其向不应氧化的电极方向的迁移。 最终，研究团队在氧化物VCT领域实现了世界领先的电流流动和数据保持时间。在对器件施加超过1000万次（10⁷）的操作压力后，阈值电压变化保持在50毫伏（mV）以下，验证了高操作稳定性。此外，研究团队还实现了将传统硅基CMOS半导体与新型氧化物半导体结合的技术，以评估系统性能。 该技术预计将突破存储器与处理器分离的传统结构限制，提升在存储器内部或相邻位置进行运算的计算内存（CIM）技术的性能。 权志敏教授表示：“就像建高层建筑不仅要增加楼层数，还要确保建筑的稳定性一样，三维半导体的关键在于在增加层数的同时确保其稳定运行。此次技术有望加速下一代存储半导体的开发，提高AI运算速度并降低功耗。” 本研究的第一作者为KAIST的具煥浩研究员，通讯作者为李永宇·郑学顺博士和权志敏教授。UNIST、延世大学、韩国化学研究院、首尔科技大学和首尔大学的研究团队也参与了共同研究。 研究结果于5月20日发表在材料科学领域的国际学术期刊《先进功能材料》上，并因其学术重要性和独创性被选为封面论文。 ※ 本报道经人工智能（AI）系统翻译与编辑。
2026-08-20 17:28:00
