华为解决‘陶’法则最大弱点发热问题,3纳米级芯片即将发布
中国大型IT企业华为近日宣布,已解决其在5月提出的‘陶的法则’中被认为致命的发热问题。 由于美国的制裁,华为无法引进半导体制造的核心设备EUV(极紫外光)光刻机,因此华为曾表示将利用‘陶的法则’在五年内制造出1.4纳米性能的半导体。‘陶的法则’的概念是通过应用逻辑折叠设计来提高集成度,而不是减少电路线宽。然而,逻辑折叠设计可能会引发发热问题。 华为半导体事业部总裁何庭波于4日向中国科学院旗下的论文预印本平台ChinaXiv发布了与‘陶的法则’相关的修订论文,上海证券报于7日进行了报道。何庭波在5月25日首次发布论文后,7月发布了第二版修订稿,四个月内第三次修订论文。 论文集中说明了逻辑折叠技术对芯片功耗和发热的影响,并以‘麒麟2026’芯片的实测数据为依据。传统观念认为,垂直堆叠更多的活跃晶体管会导致单位面积的功率密度增加,从而加重发热负担。然而,论文指出,麒麟2026的测试结果显示,晶体管密度的提升并不一定会导致功耗的增加。根据论文,麒麟2026的晶体管密度提高了55%,但在相同性能条件下,神经网络处理器(NPU)、图形处理器(GPU)和中央处理器(CPU)性能核心的功耗分别减少了66%、58%和41%。 何庭波解释称,芯片的能耗大部分并非来自晶体管的运算过程,而是在芯片内部数据和信号传输过程中产生的。逻辑折叠通过将平面上延伸的布线改为上下层之间的短垂直连接,缩短信号传输路径,降低互连电容和能耗。然而,论文也提到,采用逻辑折叠本身并不能保证低功耗。 华为应用逻辑折叠技术的首款芯片是麒麟2026。麒麟2026采用了将传统的平面2D逻辑设计扩展为双层结构的逻辑折叠技术。预计麒麟2026将搭载在华为今年秋季发布的旗舰智能手机Mate 90系列上。尽管麒麟2026是基于现有的7纳米工艺制造,但也有观点认为其性能将达到3纳米级。※ 本报道经人工智能(AI)系统翻译与编辑。
2026-09-07 19:20:00