코인정보

三星电子与ASML合作开发下一代半导体工艺,2028年实现D램制造创新

赵成俊 기자 2026-09-08 15:20
参与ASML主导的全球大规模光掩模联盟,共同研究和开发6英寸向12英寸的转变 减少光刻‘拼接’限制,提高生产效率,计划将先进技术扩展至内存领域
三星电子平泽校园生产线照片
三星电子平泽校园生产线 [照片=三星电子]

三星电子将参与ASML主导的下一代12英寸光掩模开发联盟,并计划在2028年首次引入“高数值孔径极紫外光(High NA EUV)”设备用于先进D램制造。这不仅是引入下一代光刻设备,还意味着将建立相应的光掩模标准和制造生态系统。

三星电子于8日宣布,加入ASML的“大型掩模联盟”,共同开展12英寸光掩模的研究与标准开发,目标是将目前使用的6英寸掩模转变为12英寸。

光掩模是刻有半导体电路图案的模板,光刻设备通过照射掩模将电路实现到晶圆上,因此随着微细工艺的发展,掩模的精度和规格变得愈发重要。

在高NA EUV中,由于光刻区域变窄,可能需要将大芯片分多次拍摄后进行“拼接”。使用12英寸掩模可以减少这种限制,简化工艺步骤,提高生产效率。

12英寸大型掩模作为解决高NA EUV拼接问题的替代方案,已在半导体行业中被讨论。然而,从掩模原版到电路记录、检测、运输及光刻设备,相关供应链都需进行调整,因此设备制造商、半导体制造商及掩模生态系统共同制定标准是实现商业化的关键任务。

三星电子计划从2028年开始将高NA EUV应用于先进D램制造。由于能够实现比现有EUV更细的电路,预计将延缓D램微细化的极限,并减少多次重复的图案化工艺。

三星电子过去首次在D램量产中应用EUV,减少了多重图案化工艺,提高了生产效率。这次计划将首先在代工领域应用的下一代光刻技术扩展到内存领域,以提升AI高性能D램的制造竞争力。

전영현 三星电子代表理事副会长表示:“我们将继续保持在包括代工和内存在内的先进半导体制造领导地位,并加强与ASML的合作,为‘下一代AI’奠定技术基础。”



※ 本报道经人工智能(AI)系统翻译与编辑。

《 亚洲日报 》 所有作品受版权保护,未经授权,禁止转载。