美光科技宣布与英伟达合作开发“定制高带宽内存（Custom HBM）”，向三星电子和SK海力士发起挑战。超越标准规格和良率的竞争，基础芯片设计能力和代工合作模式成为关键胜负手。 美光于30日（当地时间）发布了2026财年第四季度业绩，并正式确认与英伟达共同开发将用于下一代AI加速器的定制HBM。美光首席执行官山杰·梅赫罗特拉（Sanjay Mehrotra）强调：“在下一代规格中，我们正在推动与英伟达从基础芯片阶段开始的定制共同设计合作。” 半导体企业在现有的第五代HBM（HBM3E）中，主要按照国际半导体标准组织（JEDEC）规定的标准规格预先生产产品，然后通过英伟达等主要科技客户的质量测试进行交付，形成了被动供应链。 然而，从第六代HBM（HBM4）开始引入的定制HBM，将根据客户的下一代图形处理器（GPU）或神经网络处理器（NPU）的电路结构和电力设计规格，从最底层的基础芯片开始进行定制设计。 美光的这一声明被解读为其克服HBM市场劣势的战略宣言，旨在从下一代开始实质上获得英伟达的核心供应商地位。 业界认为，HBM的“核心”基础芯片制造方式是关键变量。基础芯片是HBM最底层，负责垂直连接DRAM并控制通信的核心基础芯片。由于HBM4开始数据通道（I/O）宽度加倍，发热和电力效率将无法通过现有内存工艺来处理。 英伟达首席执行官黄仁勋（Jensen Huang）也曾强调：“下一代加速器性能的关键在于内存与逻辑芯片的紧密融合，而基础芯片正是其中的核心。” 三星电子正在应用自有的4纳米和2纳米先进代工工艺直接制造基础芯片。其战略是从HBM4生产开始提供一体化（Turnkey）解决方案，全面展示其作为综合半导体企业（IDM）的差异化优势。通过最小化封装和工艺间的瓶颈，三星计划在2026年HBM4量产时逆转市场格局。 SK海力士正在进一步加强与台积电的合作伙伴关系。SK海力士利用台积电的12纳米和5纳米超微代工工艺共同开发HBM4用基础芯片，并通过与台积电的三维先进封装技术“CoWoS”生态系统的紧密结合，提高产品良率和质量稳定性。 没有自有逻辑工艺的美光，计划通过与台积电的合作，供应与英伟达下一代GPU规格最优匹配的基础芯片，力争到2025年将目前约10%的全球HBM市场份额提升至20%的中期目标。 李钟焕，上明大学系统半导体工程系教授表示：“下一代HBM是内存从通用产品向代工型定制逻辑半导体转变的关键点，关键在于首先确保符合全球大科技公司需求规格的基础芯片设计能力和封装良率。”※ 本报道经人工智能（AI）系统翻译与编辑。

三星电子将采用基于门全环绕(GAA)的2纳米代工工艺于下一代高带宽内存(HBM) HBM5的基础芯片。基于在HBM4和HBM4E中应用的4纳米基础芯片的量产经验，三星电子旨在提升下一代HBM的性能和电力效率，同时扩大人工智能(AI)和高性能计算(HPC)客户的订单，以增强代工业务的增长动力。具子铉副社长在27日的三星电子半导体新闻室采访中表示：“HBM5基础芯片将采用GAA结构的2纳米工艺，并实现更高集成度的硅通孔(TSV)。”这是负责三星电子代工工艺开发的高管首次具体公开HBM5的2纳米基础芯片战略。三星电子DS事业部内存事业部DRAM开发室长黄相俊在今年3月的英伟达年度开发者大会GTC上透露了HBM5的2纳米应用计划，并从代工的角度进行了详细说明。基础芯片是连接堆叠的DRAM核心芯片与图形处理器(GPU)、中央处理器(CPU)等外部处理器的逻辑半导体。随着HBM的数据处理速度加快和对电力效率的要求提高，自HBM4起，基础芯片开始应用代工前沿工艺，而非传统内存工艺。三星电子在HBM4和HBM4E基础芯片上应用了4纳米第四代工艺。该工艺已进入量产第三年，性能和良率得到了验证。其优势在于可以多样选择栅间距和晶体管阈值电压，从而优化产品的性能、面积和漏电流。HBM4E基础芯片采用高集成度、高性能的器件，实现了每秒超过14吉比特(Gbps)的工作速度。通过有效布置金属布线层，减少了功耗，并优化了散热路径。HBM4基础芯片从第一批样品开始就达到了性能和良率目标，工艺准备到结果产生大约耗时3个月。具副社长表示：“预计HBM5的工作速度将比HBM4E提高约50%以上，我们正在准备能够大幅改善工作速度和电力效率的最前沿工艺。”三星电子还将以HBM基础芯片为基础，扩大AI和HPC客户的订单。三星电子正在将4纳米工艺应用于HBM4基础芯片和美国AI企业的AI和HPC用LPU新产品。最近，三星电子与博通等全球企业扩大合作，将以移动为中心的代工客户基础扩大到AI、HPC、云服务提供商(CSP)、汽车电子和机器人领域。三星电子还在推动2纳米工艺的客户多元化。去年下半年，三星电子开始量产2纳米第一代工艺，今年下半年将量产基于改进了良率和性能的第二代工艺的移动产品。公司表示，在获得特斯拉的汽车电子2纳米产品订单后，已从多家AI、HPC及CSP大型客户获得订单。三星电子提供与先进封装和HBM相结合的一站式解决方案。在AI和HPC领域，三星电子将代工工艺、HBM和先进封装结合提供，在数据中心市场进入插拔式光收发器(PO)业务。还在开发基于前沿工艺和三维封装技术的共同封装光学(CPO)技术。具副社长表示：“我们将基于在4纳米HBM4基础芯片上获得的经验和技术竞争力，提前在HBM5中引入2纳米工艺，并通过移动、HBM以及AI、HPC、汽车电子、机器人等领域的客户合作，增强代工技术的领导力。”※ 本报道经人工智能（AI）系统翻译与编辑。

三星电子于24日（当地时间）在美国旧金山的AI峰会上与全球AI半导体企业博通签署了战略合作协议（MOU），旨在构建下一代AI核心基础设施。 AI峰会的与会者包括三星电子代工事业部总裁韩振满和博通首席执行官霍克·坦等两家公司高管及政府官员。 三星电子将基于涵盖内存、代工和先进封装的全球唯一“全方位交钥匙解决方案”，扩大与博通的合作，并在下一代AI半导体市场提供差异化的客户价值。 根据此次协议，双方将在2030年前的五年内，在内存和代工领域推动超过2000亿美元的战略合作，并进一步扩大在AI半导体领域的技术合作。 ◆通过先进HBM解决方案增强博通AI加速器竞争力 随着全球大型科技公司迅速引入自有AI加速器（ASIC），此次合作的意义在于将领先的定制半导体设计能力的博通与涵盖内存、制造和封装技术的三星电子的实力结合，提高下一代AI半导体的竞争力。 三星电子将凭借世界一流的内存技术和超越竞争对手的优势，提供包括HBM在内的先进内存解决方案，助力博通AI加速器的性能和竞争力提升。 三星电子在今年2月全球首批量产出应用1c DRAM和4nm基础芯片技术的HBM4，5月又首次向客户提供HBM4E样品，继续保持在下一代HBM技术的领导地位。 三星电子的HBM将基于业界领先的性能、可靠性和能效，最大化博通AI加速器的性能，成为下一代AI基础设施竞争力的核心内存解决方案。 ◆通过2纳米代工和先进封装增强博通AI芯片竞争力 在代工领域，三星电子将为博通的下一代高速数据通信支持的通信半导体解决方案等主要产品线应用2纳米以下的先进代工工艺，进一步提升产品竞争力。 此外，三星电子还将通过基于2纳米工艺的先进封装技术，支持高性能、高效率的AI半导体实现，并为博通提供差异化的AI半导体解决方案。 同时，三星电子将从半导体设计和工艺优化的阶段开始，紧密衔接芯片设计、先进封装和量产全过程，缩短产品开发周期，最大化性能和能效。 三星电子计划基于这些技术竞争力，持续扩大与博通在下一代AI半导体领域的合作，积极发掘快速增长的AI和高性能计算市场的新商机。 ◆副会长全英贤表示：“在AI时代，集成半导体解决方案是核心竞争力” 此次协议被评估为在AI时代加强内存、代工和先进封装等核心半导体技术的合作，提升下一代AI半导体生态系统竞争力的战略伙伴关系。 三星电子DS事业部副会长全英贤表示：“在AI时代，内存、逻辑和先进封装紧密集成的半导体解决方案至关重要。通过扩大与博通的合作，我们将加速未来AI基础设施的发展，为客户提供更大的价值。” 博通半导体解决方案集团总裁查理·卡瓦斯表示：“随着AI基础设施的快速扩展，整个半导体生态系统的紧密合作变得愈加重要。我们希望通过与三星电子的合作，共同打造满足多样化市场需求的下一代解决方案。” 三星电子通过此次协议，计划提升下一代半导体技术领导力和制造能力，继续引领全球AI半导体生态系统的创新。

三星电子在展示下一代高带宽内存(HBM)技术HBM5时，明确表达了在AI内存市场的领先意图。 6月2日，三星电子在台湾Computex 2026展会上首次公开了HBM5样机及下一代热管理技术。三星电子DS部门首席技术官(CTO)宋在赫强调，涵盖内存、代工、逻辑和封装的整体解决方案竞争力正在成为AI时代的核心竞争要素。 三星电子提出的HBM5技术方向的核心是热管理。三星电子介绍了应用HPB(热路径块)技术的产品结构，以减少高性能AI内存中产生的热量问题。HPB是一种旨在有效分散和释放物理层(Physical Layer)区域产生的热量的技术。 宋在赫表示，三星电子的HBM5通过增加独立的热传导路径来降低热阻，提高了操作稳定性，这是其优势所在。三星电子已完成HBM4E产品中HPB技术的实现与验证，并确认了结构设计、可靠性和封装稳定性。 三星电子还计划在HBM5中优先应用2纳米基础芯片，结合内存、代工和封装能力，以提升下一代HBM市场的技术竞争力。 此次展会上还公开了HBM4E晶圆和芯片组。三星电子的HBM4E结合了最先进的1c DRAM核心芯片和自家代工的4纳米工艺基础芯片。该产品于上月29日首次完成样品出货，稳定工作在每引脚14Gbps，并可实现最高16Gbps，最大带宽达到4TB/s。 三星电子还强调了支持英伟达下一代AI平台“贝拉·鲁宾”的内存和存储组合。在展区中展示了搭载三星电子产品的贝拉·鲁宾系统。三星电子表示，已具备HBM4、SOCAMM2、PM1763等相关产品系列。 市场调研机构Omdia预计，HBM市场规模将在2026年达到约589亿美元，到2029年将扩大至约1983亿美元，增长超过三倍。 宋在赫表示：“我们计划基于与包括英伟达在内的全球企业的合作，持续增强下一代内存技术的竞争力。”※ 本报道经人工智能（AI）系统翻译与编辑。

三星电子在下一代高带宽内存（HBM）市场中加强了技术主导权。继去年中旬获得1c D램（D1c）量产批准，为HBM4竞争奠定基础后，三星电子又实现了HBM4（第五代）量产出货，并率先向全球客户供应HBM4E（第六代）12层样品，进一步扩大了在AI内存市场的地位。 29日，业界消息称，三星电子当天向全球客户出货了HBM4E 12层样品。自HBM4量产出货以来，仅过数月便开始供应后续产品样品，业界普遍认为三星电子在HBM4时代开始扭转了在HBM3E竞争中的劣势。 此次HBM4E的核心在于1c D램与4纳米逻辑芯片的组合。三星电子将10纳米级的第六代D램工艺1c D램应用于HBM4，提升了良率和性能稳定性，并将相同基础延续至HBM4E。由于HBM不仅依赖于D램堆叠技术，还受到单个D램芯片的微细工艺竞争力的影响，因此1c D램的获取成为HBM4后产品竞争力的起点。 早在去年6月30日，本媒体独家报道三星电子完成1c D램量产批准，正式启动HBM4竞争。当时业界认为，1c D램的开发不仅是简单的通用D램工艺转换，更是HBM4用芯片生产的关键变量。实际上，三星电子随后成功实现了HBM4量产出货，并此次向客户供应HBM4E样品，提前推进了技术路线图。 HBM4E 12层产品实现了48GB的容量，稳定运行速度为每引脚14Gbps，最高速度可支持16Gbps。单个堆叠的带宽达到每秒3.6TB。三星电子表示，通过设计和工艺优化，相比前作能效提高了16%，热阻特性也提升了14%以上。 然而，样品出货并不意味着立即进入量产。HBM需要经过客户认证和封装单元验证，才能真正转化为实际供应量。特别是用于AI加速器的HBM，不仅要评估性能，还需考虑长期运行稳定性、发热管理、能效及封装完整性等因素。 业界认为，三星电子在HBM4量产过程中获得的1c D램良率管理和4纳米基础芯片联动经验，将对HBM4E的量产转化产生积极影响。由于HBM4和HBM4E均基于1c D램和4纳米逻辑芯片，因此之前的工艺稳定化和封装经验可以延续到后续产品。 三星电子正在将HBM4量产过程中获得的1c D램良率管理和4纳米基础芯片联动经验应用于HBM4E客户验证阶段，内部也在将样品供应后的量产转化进度与客户的路线图相匹配。 三星电子计划以HBM4E 12层为起点，逐步扩展至32GB 8层和64GB 16层产品。随着AI服务器和加速器市场对内存带宽和容量需求的快速增长，HBM4E有望成为下一代AI基础设施的核心产品。 三星电子的优势在于其同时拥有内存、代工、系统LSI和先进封装的业务结构。HBM4后续产品的竞争力不仅仅依赖于D램自身性能，基础芯片、封装及客户定制设计的响应能力也变得愈发重要。 业界普遍认为，三星电子在HBM3E中相对滞后的形象在HBM4时代得到了显著改善。尤其是1c D램的早期稳定化直接促成了HBM4量产和HBM4E样品出货，这次出货不仅是产品发布，更意味着三星电子的下一代HBM战略已实际进入供应阶段。 三星电子内存事业部开发负责人黄相俊表示：“在HBM4量产成功的基础上，顺利完成下一代HBM4E样品供应，充分彰显了三星电子的独特技术领导力。未来，我们将继续以压倒性的技术优势和前瞻性的生产基础设施投资，强力引领全球AI内存市场的增长。”※ 本报道经人工智能（AI）系统翻译与编辑。