美国对中国华为的半导体制裁使其在未使用极紫外光（EUV）光刻设备的情况下，分析出超越苹果3纳米半导体的性能。虽然并未将半导体制造工艺缩减至3纳米，但通过改变电路设计和集成方式，实现了“3纳米级”的性能。

香港《南华早报》在22日引用美国投资银行伯恩斯坦的分析报道，华为最新的应用处理器（AP）麒麟9050 Pro的性能超过了苹果的3纳米A17 Pro。伯恩斯坦估计，麒麟9050 Pro的制造技术为7纳米级，而A17 Pro则是2023年发布的全球首款量产3纳米智能手机处理器。

特别是在Geekbench 6多核测试中，麒麟9050 Pro的表现优于A17 Pro。因此，伯恩斯坦认为华为与苹果的移动芯片技术差距已从之前的约4年缩小至3年。然而，与最新的苹果2纳米级A20 Pro相比，麒麟9050 Pro的性能仍落后约30%，单核性能接近台积电的旧款4纳米级芯片。

其秘诀在于华为首次商业化的“逻辑折叠（Logic Folding）”技术。传统半导体通过在微小平面上更紧密地排列晶体管来提升性能，而华为则将电路分为多个层次，垂直堆叠，并通过微小的连接网络将层间连接。这样可以缩短信号传输距离，从而降低数据处理延迟和电力消耗。

华为表示，采用逻辑折叠的麒麟9050 Pro的晶体管集成度从原来的每平方毫米约1亿5500万个提高到2亿3800万个，提升了55%。在相同性能下，NPU的电力消耗降低了66%，GPU降低了58%，CPU高性能核心降低了41%。这并不是简单地叠加电路导致发热，而是通过缩短信号传输距离同时提高了性能和电力效率。

当然，逻辑折叠并不能完全替代先进的微细工艺。由于需要精确结合两个硅层，因此制造良率和工艺复杂性成为新的挑战。实际上，外部专家也指出，如果扩大到大规模AI半导体，发热和生产良率问题可能会更加困难。

尽管如此，麒麟9050 Pro所传递的信息非常明确。由于美国的制裁使得华为无法接触EUV，华为正在通过“更短的信号距离”和“新的集成结构”来提升性能，摆脱了在“更小晶体管”竞争中的束缚。中国半导体的追赶方式正在从单纯的微细工艺竞争，演变为结合设计、封装和架构的新方式。中国在EUV突破的尝试又一次结出了新的成果。



※ 本报道经人工智能（AI）系统翻译与编辑。

• #逻辑折叠
• #半导体
• #华为